案例 3.3 Verilog 建立时间和保持时间 3.3Verilog建立时间和保持时间分类Verilog教程高级篇关键词：建立时间，保持时间对于数字系统而言，建立时间（setuptime）和保持时间（holdtime）是数字电路时序的基础。... 2024-05-10 19 阅读 星河私藏家
案例
