技术 C 库函数 – signal() C库函数-signal()描述C库函数void(*signal(intsig,void(*func)(int)))(int)设置一个函数来处理信号，即带有sig参数的信号处理程序。声明下面是... 2024-05-17 24 阅读 我要月亮奔我而来
教程 4.1 Verilog 同步与异步 4.1Verilog同步与异步分类Verilog教程高级篇关键词：同步，异步由第3章可知，当触发器输入端的数据和触发器的时钟不相关时，很容易导致电路时序不满足。本章主要解决模块间可导致时序vi... 2024-05-12 24 阅读 春日樱亭
技术 4.3 Verilog 跨时钟域传输：快到慢 4.3Verilog跨时钟域传输：快到慢分类Verilog教程高级篇信号从快时钟域传输到慢时钟域来时，需要根据信号的特点来进行同步处理。对于单bit信号，一般可按电平信号和脉冲信号来区分。电平信号... 2024-05-11 19 阅读 星河私藏家
技术 3.4 Verilog 时序检查 3.4Verilog时序检查分类Verilog教程高级篇关键词：setupholdrecoveryremovalwidthperiod指定路径延迟，目的是让仿真的时序更加接近实际数字电路的... 2024-05-11 20 阅读 秋山信月归
技术 0.3 Verilog 代码规范 0.3Verilog代码规范分类Verilog教程高级篇不经意间看到几年前自己写的FGPA设计，代码风格勉强说的过去，但是逻辑设计方面的安全隐患比比皆是。许多初学者编写Verilog代码，基本... 2024-05-11 23 阅读 星星跌入梦境
案例 0.2 Verilog 编码风格 0.2Verilog编码风格分类Verilog教程高级篇良好的编码风格，有助于代码的阅读、调试和修改。虽然Verilog代码可以在保证语法正确的前提下任意编写，但是潦草的编码风格往往是一锤子买卖。... 2024-05-10 22 阅读 月野氿桃
技术 C 库函数 – raise() C库函数-raise()描述C库函数intraise(intsig)会促使生成信号sig。sig参数与SIG宏兼容。声明下面是raise()函数的声明。intraise(intsig)... 2024-05-10 21 阅读 今夜星潮暗涌
案例 5.2 Verilog 时钟简介 5.2Verilog时钟简介分类Verilog教程高级篇关键词：时钟源，时钟偏移，时钟抖动，时钟转换时间，时钟延时，时钟树，双边沿时钟几乎稍微复杂的数字设计都离不开时钟。时钟也是所有时序逻辑建立的基础... 2024-05-10 22 阅读 星河私藏家
技术 C 标准库 – -signal.h- C标准库-<signal.h>简介signal.h头文件定义了一个变量类型sig_atomic_t、两个函数调用和一些宏来处理程序执行期间报告的不同信号。库变量下面是头文件signal.h中... 2024-05-06 18 阅读 星河私藏家
技术 6.5 Verilog 避免 Latch 6.5Verilog避免Latch分类Verilog教程关键词：触发器，锁存器Latch的含义锁存器（Latch），是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值。仅当... 2024-05-04 29 阅读 放鹤归舟
技术
